Ce qui est faible latence d'accès aux données?

Qu'entendez-vous par une faible latence de données?

Je suis vraiment confus au sujet de la définition du terme "LATENCE".

Quelqu'un peut-il préciser le terme de "Latence".

InformationsquelleAutor Debashisenator | 2013-09-16
  1. 35
    • Temps de latence Le temps qu'il faut pour accéder à des données.
    • De la bande passante - la quantité de données que vous pouvez obtenir.

    L'exemple classique:

    D'un wagon plein de bandes de sauvegarde est forte latence, bande passante élevée. Il y a beaucoup d'informations dans les bandes de sauvegarde, mais il faut beaucoup de temps pour un wagon à aller n'importe où.

    Faible latence, les réseaux sont importants pour les services de streaming. Le flux de voix a besoin de très faible largeur de bande (4 kbit /s pour le téléphone de la qualité AFAIR), mais les besoins les paquets arrivent vite. Un appel vocal sur un réseau à latence élevée des résultats dans le temps de latence entre les haut-parleurs, même s'il y a suffisamment de bande passante.

    D'autres applications où la latence est importante:

    • Certains types de jeux en ligne (FPS, RTS, etc.)
    • Trading algorithmique
    • bien que j'aime le bel exemple d'un wagon plein de DAT-bandes :o) votre BANDWIDTH terme causes d'un dysfonctionnement. La bande passante doit être utilisée au cours du temps ( vos unités de [kbit/s] confirmer ). Alors, comment voulez-vous attendre d'un wagon à avoir haute bande passante - c'est à dire comment obtenir de huuuuuuuge quantité de données hors-de-la-wagon DANS un mini-mu-m-quantité de temps? Le VOLUME de données ([{G|T|P|E}B]) ne dit rien sur un BANDWIDTH ou la LATENCY. Haute LATENCY signifie, vous avez à attendre longtemps même pour le premier bit est indépendant de l'accès à canal BANDWIDTH (flux) possible
    • Le wagon plein de cassettes DAT exemple est à partir du moment où une ligne T1 (~1,5 Mo/s) a été considéré comme rapide, mais nous allons le mettre à jour avec la haute densité des disques durs. Certes, vous pouvez effectuer un millier de 5 to de disques sur un wagon, et permet de dire qu'il faut un jour pour le transport de chargement et de déchargement de ces disques. De sorte que la bande passante est de 5 Pétaoctets / jour = 5000000000 Mo / 86400 s = 57870.37 Mo/s ce qui est assez importante, mais le temps de latence est d'une journée.
    • Bonjour Eli, oui, le temps passe si vite. Les notes sur le wagon ne pas me faire accepter le projet de notation. Le wagon ( conteneur ) n'est pas "ont" ( représentent ) intrinsèques BANDWIDTH. Le lecteur-device + livraison-canal + réception-faire "avoir" il. Donc, à mon humble avis, la déclaration correcte serait -- " De un wagon plein de DAT-bandes et pour un bout-à-bout déchargement des données-process, capable de l'avoir soutenue6GB/s BANDWIDTH, il faudra x-[DAY]s temps de lire (décharger+transfert+livraison) l'ensemble de la VOLUME of DATA.
    • Ou de dire que si l'on veut décharger un wagon de z-[PB] de DATA VOLUME, on doit déployer un système avec au moins 6GB/s BANDWITH afin de le lire dans moins de x-[DAY]s temps.
    InformationsquelleAutor Eli Algranti
  2. 6
    • LATENCY - un montant de temps pour obtenir la réponse [us]
    • BANDWIDTH - un montant de flux de données de volume par unité de temps [GB/s]`

    Marketing papiers sont fabuleux dans la mystifications avec LATENCY chiffres

    Un terme de latence peut être confondue, si ce n'est de prendre attentivement ce ensemble du contexte de l'opération du cycle de vie: la participation de la ligne de segments { amplification | resynchronisation | commutation | MUX/CARTE-ing | routage | EnDec de traitement (pas de parler de la cryptographie ) | statistique-la(dé)compression }, flux de données, la durée et le cadrage /ligne-code de protection add-ons /( opt. procotol, le cas échéant, d'encapsulation et de re-cadrage ) autres excédent des frais généraux, qui ne cesse d'augmenter latence mais aussi augmentation donnéesVOLUME.

    Ce qui est faible latence d'accès aux données?
    Juste comme exemple, prendre toute GPU-engine marketing. Le nombre immense de ceux qui sont présentés sur des Gigaoctets de DDR5 et GHz calendrier de celle-ci en silence sont communiquées en gras, ce qu'ils oublient de vous dire, qu'avec tout ce que des milliards de choses, chacun de vos SIMT many-cores, oui, tous les cœurs, avoir à payer un cruel latence-peine de et attendre pour plus de +400-800 [GPU-clk]s juste de recevoir le premier octet de GPU-sur-hype-GigaHertz-Rapide-DDRx-ECC-protégé de la banque de mémoire.

    Oui, votre Super-Moteur de GFLOPs/TFLOPs ont à attendre! ... à cause de (caché) LATENCY

    Et vous attendez avec tous les parallèlescirque ... à cause de LATENCY

    ( ... et de marketing de bell ou d'un sifflet ne peut pas aider, croyez-le ou pas ( oublier cache promesses, celles-ci ne savent pas, ce que l'enfer qu'il y aurait de l'extrême /fin /lointain souvenir de la cellule, de sorte que ne peut pas vous nourrir un peu unique copie de ce temps de latence"loin" énigme de leur faible locale-poches ) )

    LATENCY ( et les bénéfices ) ne peut pas être évitée

    Très professionnel HPC-modèles uniquement de l'aider à payer moins de pénalité, tandis que ne peut toujours pas éviter LATENCY (comme les impôts) peine de au-delà de certaines ré-arrangements principes.

     CUDA Device:0_ has <_compute capability_> == 2.0.
 CUDA Device:0_ has [    Tesla M2050] .name
 CUDA Device:0_ has [             14] .multiProcessorCount         [ Number of multiprocessors on device ]
 CUDA Device:0_ has [     2817982464] .totalGlobalMem              [ __global__   memory available on device in Bytes [B] ]
 CUDA Device:0_ has [          65536] .totalConstMem               [ __constant__ memory available on device in Bytes [B] ]
 CUDA Device:0_ has [        1147000] .clockRate                   [ GPU_CLK frequency in kilohertz [kHz] ]
 CUDA Device:0_ has [             32] .warpSize                    [ GPU WARP size in threads ]
 CUDA Device:0_ has [        1546000] .memoryClockRate             [ GPU_DDR Peak memory clock frequency in kilohertz [kHz] ]
 CUDA Device:0_ has [            384] .memoryBusWidth              [ GPU_DDR Global memory bus width in bits [b] ]
 CUDA Device:0_ has [           1024] .maxThreadsPerBlock          [ MAX Threads per Block ]
 CUDA Device:0_ has [          32768] .regsPerBlock                [ MAX number of 32-bit Registers available per Block ]
 CUDA Device:0_ has [           1536] .maxThreadsPerMultiProcessor [ MAX resident Threads per multiprocessor ]
 CUDA Device:0_ has [         786432] .l2CacheSize
 CUDA Device:0_ has [          49152] .sharedMemPerBlock           [ __shared__   memory available per Block in Bytes [B] ]
 CUDA Device:0_ has [              2] .asyncEngineCount            [ a number of asynchronous engines ]

    Oui, le téléphone!
    Pourquoi pas?

    Un point cool pour rappeler
    un 8 khz 8 bits d'échantillonnage sur un 64 ko de la commutation de circuits
    utilisé à l'intérieur d'un E1/T1 TELCO hiérarchie

    Un POTS service téléphonique utilisé pour être basé sur un synchrone fix-latency de commutation ( fin des années 70-s ont fusionné mondiale, autrement en-synchroniser-mesure Plesiochronous Digital Hiérarchie de réseaux entre les JaponaisPDH-standard, ContinentalPDH-E3 inter-porteur de normes et de NOUS-PDH-T3 services de télécommunications, qui a finalement évité bien des maux de tête avec international carrier services de gigue /glissement /(re)-synchronisation des tempêtes et des drop-outs )

    SDH/SONET-STM1 /4 /16, réalisée sur les 155 /622 /2488 [Mb/s] BANDWIDTH SyncMUX-circuits.

    L'idée cool sur SDH a été globalement appliquées fixer la structure de temps aligné le cadrage, ce qui était à la fois déterministe et stable.

    Cela a permis tout simplement de carte mémoire (cross-connect switch) ordre inférieur du conteneur datastream composants à être copiés à partir d'entrants STMx sur sortant STMx/PDHy charges sur la SDH-répartiteurs ( souvenez-vous, c'était aussi profond que dans la fin des années 70-s de sorte que la performance du CPU et de la Dram, à des décennies avant de manipuler GHz et unique ns ). Telle une boîte à l'intérieur d'une zone à l'intérieur d'une zone de charge utile de cartographie fourni à la fois faible de commutation des frais généraux sur le matériel, et à condition également des moyens pour ré-alignement dans le domaine temporel ( il y avait quelques peu-les écarts entre le box-in-box limites, de manière à fournir une partie de son élasticité, bien en vertu d'une norme maximale d'inclinaison dans le temps )

    Alors qu'il peut être difficile d'expliquer la beauté de ce concept en quelques mots, AT&T et d'autres grands opérateurs mondiaux a beaucoup apprécié la SDH-la synchronicité et la beauté de l'ensemble synchrone SDH en local et en réseau côté Add-Drop-MUX mappages.

    Cela dit,

    latence conception contrôlée

    prend soin de:

    - ACCESS-LATENCY :combien de temps cela prend-il pour arriver pour la première jamais bits : [s]

    - TRANSPORT-BANDWIDTH :combien de bits il peut transférer/livrer à chaque unité de temps: [b/s]

    - VOLUME OF DATA :le nombre de bits de données sont là, dans le total pour le transport de : [b]

    - TRANSPORT DURATION :le nombre d'unités de temps cela prend-il

    - ___________________ :pour déplacer/livrer ensemble VOLUME OF DATAà qui a demandé: [s]

    Épilogue:

    Une très belle illustration des principaux indépendance d'un DÉBIT ( de la bande PASSANTE [GB/s] ) sur LATENCE [ns] est dans Fig.4 dans une belle ArXiv papier sur l'Amélioration de la Latence d'Ericsson, test comment manycore RISC-procesor Epiphanie-64 architecture de Adapteva peut aider dans la conduite de la LATENCE dans le traitement du signal.

    La compréhension de la Fig.4, étendu dans le noyau de dimension,
    pouvez également afficher les scénarios possibles

    - comment augmenter de de la bande PASSANTE [GB/s]
    en plus-core(s) impliqué dans accéléré /TDMux-ed [Stage-C]-traitement ( entrelacé dans le temps )
    et également
    - que LATENCE [ns]
    ne peut jamais être inférieure à une somme en principal de la SEQ-processus-les durées == [Stage-A]+[Stage-B]+[Stage-C], indépendamment du nombre de disponibles ( simple/beaucoup )-les carottes de l'architecture permet d'utiliser.
    Un grand merci à Andreas Olofsson & le Ericsson gars. CONTINUEZ À MARCHER, HOMMES COURAGEUX!

    InformationsquelleAutor user3666197