Comment est-processeur de communiquer avec les périphériques?
je suppose cpu dispose d'un accès direct au BIOS de la carte mère et la RAM.(corrigez-moi si je me trompe)
Mais comment le processeur de communiquer avec d'autres périphériques comme les disques durs, les cartes d'extension, de périphériques, d'autres Bios etc.?
Je sais à propos de l'OS et de ses pilotes, mais ils logiciels sont - ils dans la mémoire RAM.
Comment est-processeur de communiquer avec tous ce matériel sur le niveau matériel?
N'est-il pas limité à seulement BIOS de la carte mère et la RAM?
Vous devez vous connecter pour publier un commentaire.
Dans les anciennes architectures, les périphériques ont été consultés par l'intermédiaire d'un mécanisme distinct de l'accès à la mémoire spéciales instructions d'e/S. Sur x86, il y avait (et le sont toujours!) "in" et "out" instructions pour le transfert des octets entre le CPU et un périphérique. Les périphériques ont donné des adresses, par exemple 0x80 pour le clavier. En simplifiant beaucoup, faire "dans 0x80" lecture d'un octet à partir du contrôleur de clavier de PROCESSEUR inscrire "AL".
Sur les architectures modernes, les périphériques sont accessibles d'une manière similaire à la mémoire: via des partages des adresses de mémoire sur un bus. Vous ne devriez pas penser à un bus comme un moyen d'accéder à la mémoire. C'est plus une manière de s'adresser individuellement à des périphériques, de la mémoire vive (RAM/DDR) est juste un type. Par exemple, vous pourriez avoir 2 go de RAM à des adresses 0x00000000..0x7fffffff. Après que vous pourriez avoir une carte graphique à 0x80000000..0x80001fff. Le contrôleur de bus (PCIe ou quoi que ce soit) connaît les plages d'adresses aller qui périphérique.
Mémoire est généralement de spécial en ce sens qu'il peut être mis en cache, les lectures/écritures de la mémoire ont tendance à ne pas traduire directement aux lectures/écritures pour les puces de RAM. Les périphériques sont marqués en tant que spécial - CPU accède devrait sortir à la périphérie exactement comme c'est écrit dans votre programme.
La langue que vous parlez à des périphériques est à peu près ad-hoc en fonction de l'appareil. Le thème général est que le périphérique est mappé quelque part dans la mémoire e.g 0x80000000 pour quelques KO comme ci-dessus), avec chacun des bits d'état et les actions contrôlées par des mots différents (généralement 32 ou 64 bits). Mythique exemple d'un port série à 0x80000000:
De nouveau, totalement faite juste pour l'exemple, mais un vrai port série (uart) n'est pas si différent.
Le problème est que vous ne sera pas réellement voir toute disposition de la mémoire dans un système d'exploitation moderne, en raison de la mémoire virtuelle. Les adresses ci-dessus est désigné comme "des adresses de mémoire physique" (ou bus d'adresses) - les adresses qui vont sur le bus. Le CPU au lieu voit adresses de mémoire virtuelle. Personne périphériques devront être mappée dans l'espace d'adressage virtuel. C'est un peu compliqué à expliquer et probablement le meilleur dans une autre Question, mais le point est que vous avez peu de chances d'accéder à un périphérique, l'adresse physique dans un système d'exploitation moderne.
Accepté la réponse est exacte, bien sûr, mais peut-être DrStrangeLove destiné à répondre à quelque chose d'autre, ou, au moins, la question acommodates l'autre des réponses. En fait, quand quelqu'un demande "Comment les périphériques de communiquer avec le CPU sur le niveau du matériel?", Je pense que la réponse doit mentionner le rôle des modules d'e/S (comme l'I/O cartes, tout le monde connaît). C'est important de le souligner, parce que la partie de la logique nécessaire de parler avec les périphériques d'e/S est intégrée dans les modules d'e/S, diminuant ainsi le besoin de CPU attention lors de l'exécution d'opérations d'e/S. Cela semble pertinent pour moi dans le contexte de la question, car il pose des questions sur les aspects matériels des opérations d'e/S, et les cartes sont des machines qui font abstraction de la intrinsicacies des périphériques d'e/S, cachent leurs complexités de la CPU (et de l'OS ainsi). Par exemple, les cartes de disque cacher les disques de la géométrie aspects, libérant ainsi le PROCESSEUR de l'exécution de la logique requise pour faire tourner les disques de plaques, de localiser un cylindre et d'attendre le bon secteur pour passer sous les têtes de lecture/écriture. De semblables raisonnements s'appliquent à d'autres périphériques comme les cartes vidéo, cartes réseau et ainsi de suite. En un mot, sans les modules d'e/S les tâches d'e/S emparait de la CPU. Pour citer Stallings:
En outre, comme John Ripley a si bien dit, il y a un espace d'e/S qui est représentée de la même façon que la RAM est. En effet, les périphériques peuvent être cartographiées directement dans l'espace d'adressage de mémoire (ce qui est connu comme MMIO, Memory Mapped I/O), ou dans un séparés adresse de l'espace (PMIO, Port-Mapped I/O, qui est aussi appelé "isolé I/O" parce que, contrairement à MMIO, les adresses d'e/S sont entièrement séparés de ceux de la RAM de l'ordinateur. C'est pourquoi vous devez utiliser la dans et hors instructions de communiquer avec des périphériques à l'aide de PMIO).
Par le dessus, soit MMIO et PMIO traiter les périphériques d'e/S comme des positions de mémoire - qui est l'essence de la façon dont le matériel traite les opérations d'e/S, mais quelques précisions sont à mentionner ici afin d'obtenir la richesse conceptuelle de la charge impliqués dans I/O. étant donné que chaque carte est limitée à la plage d'adresses, nous devons comprendre que de telles positions de mémoire de travail comme les tampons de données, ce qui signifie que vous n'avez que quelques octets ("blocs de données") pour communiquer avec le périphérique à la fois. Pour cette raison, il est fréquent que le CPU ne PAS utiliser directement les données qu'il lit à partir de ces positions de mémoire: tout d'abord, les données sont lues à partir du périphérique d'e/S via l'adresse correspondante, à côté de ces données sont stockées dans la RAM, et seulement alors, le CPU peut l'utiliser. Pour obtenir cela, pense dans un grand fichier binaire que le PROCESSEUR doit exécuter: le disque adaptateur limitée de la mémoire tampon délimitée par ses I/O de l'espace d'adressage (notez que je ne parle pas de tampons internes de la carte, mais à l'adresse de l'espace par le PROCESSEUR), de sorte que l'adaptateur lit des données à partir du disque et met en garde le PROCESSEUR lorsque le tampon se remplit via une interruption; ensuite, le PROCESSEUR interrompt tout ce qu'elle fait, dit le tampon, copie le contenu du tampon dans la mémoire RAM et les signaux de la carte, elle peut continuer à apporter plus de données à partir du disque. Ce cycle se répète jusqu'à ce que le fichier binaire si complètement chargé dans la mémoire RAM. À partir de ce point, l'opération de lecture est déclarée finie et le fichier peut enfin être exécuté.
Ce cycle est appelé par interruption d'e/S et se produit totalement dans le matériel (avec quelques OS de soutien pour gérer les interruptions), mais s'il vous plaît noter qu'il ya deux options pour effectuer des opérations d'e/S. Il est également possible d'employer le soi-disant PIO (Programmable I/O), où au lieu d'utiliser le mécanisme d'interruption, le PROCESSEUR en permanence des piscines par le contrôleur via une boucle jusqu'à ce que toutes les informations requises sont réunies, bloc par bloc (lorsque le dernier bloc est récupérée, la boucle se termine). À la fois par interruption d'e/S et PIO déchets de temps CPU (surtout le dernier) et ont été remplacés depuis longtemps par Accès Direct à la Mémoire (DMA), qui permet au périphérique d'e/S en écriture (ou de lire) directement ses données vers (ou depuis) la RAM comme indiqué par le CPU. En raison de la mise en commun de la nature, je crois PIO est pleinement mis en œuvre dans le logiciel, mais je peux me tromper à ce point. Je remarque que, bien que le DMA fait PIO et par interruption d'e/S obsolète, je ne suis pas sûr que les deux ont été interdits à partir de moderne architetures.
Ça dépend de ce que tu veux dire par "accès direct". Un cœur de PROCESSEUR communique avec la mémoire principale (RAM) sur une bus. (Le noyau peut avoir un accès plus direct à des quantités relativement petites de la mémoire (cache ou registres), mais c'est une autre question.) Le PROCESSEUR communique également avec les périphériques via le bus. Certains types de bus vous pourriez avoir entendu parler sont bus série universel (USB); généralement pour les périphériques externes), PCI, front-side bus (un type de connexion du bus cœurs de PROCESSEUR et la mémoire principale), ou Serial-ATA (SATA; souvent utilisé pour les périphériques comme les disques durs).
ETA: j'ai parlé dans mon commentaire ci-dessous des pilotes de périphérique gérer le matériel au niveau de la communication entre l'unité centrale et de périphériques. Les mécanismes de la communication peut impliquer l'utilisation de certaines parties de l'espace d'adressage pour le transfert de données (memory-mapped I/O), de sorte que physiquement en lecture ou en écriture à un dispositif ressemble à accéder à la mémoire ordinaire. Le pilote de périphérique traite également de la façon dont un CPU répondre à les interruptions à partir d'un périphérique.