En passant d'une valeur hexadécimale dans un module de Verilog

J'ai créé un module qui accepte un fil [ 4 : 0 ] comme entrée, et je suis en utilisant plusieurs instances de ce module, mais j'obtiens "erreur de Syntaxe dans le port d'instance de l'expression(s)" chaque fois que je passe une valeur qui contient Un-F.

E. g.

key_schedule i1(09); //works
key_schedule i1(0A); //doesn't work
key_schedule i1(15); //works
key_schedule i1(1D); //doesn't work

Si quelqu'un sait quel est le problème, je vous en serais reconnaissant de leur aide.

Aussi, qu'advient-il si je suis de passage, par exemple, une valeur de "C", mais j'ai aussi un fils appelé C?

Merci.

OriginalL'auteur Hardell | 2013-01-07