Est ce que les “autres=>'0'” dans une instruction d'affectation?

cmd_register: process (rst_n, clk)
begin
   if (rst_n='0') then
    cmd_r<= (others=>'0');
   elsif (clk'event and clk='1') then
    cmd_r<=...;
   end if;
end process cmd_register;

Je sais "<=" précise l'affectation, mais qu'est-ce que others? Et ce n' => faire?

eda.org/comp.lang.vhdl/FAQ1.html#aggregates
(pas une réponse exacte, mais comme c'est une sorte de FAQ-type de question, je pensais le point de vous il pour commencer)

InformationsquelleAutor Mehmet Salih Cüvelek | 2014-08-28

12

cmd_r est défini comme un std_logic_vector, ou unsigned ou signé signal. nous allons voir comment ce type de signal sont définis:
```
type std_logic_vector is array (natural range <>) of std_logic; 
type unsigned         is array (natural range <>) of std_logic; 
type signed           is array (natural range <>) of std_logic;
```
Noter que ces 3 types ont la même définition que pour un tableau de std_logic éléments.

L'énoncé "les Autres => '0'" est une fonction de l'VHDL lorsque le codeur voulez défini plusieurs éléments dans un tableau avec la même valeur.

Dans votre exemple, tous les éléments std_logic dans le tableau sont à "0".

Une autre application de cette déclaration est de définir certains éléments à une valeur spécifique et tous les autres à une valeur par défaut :
```
cmd_r <= (0      => '1',
          4      => '1',
          others => '0');
```
Dans ce cas, les bits 0 et 4 sont mis à " 1 "et tous les autres bits sont à "0".

Une dernière chose, c'est PAS possible d'écrire quelque chose comme ceci :
```
  cmd_r <= (0          => '1',
            4 downto 2 => "111", -- this line is wrong !!!
            others     => '0');
```
- Je crois que le dernier bit de code est possible avec VHDL-2008.
InformationsquelleAutor grorel
4

( others => '0') est une expression, un agrégat d'éléments dans un type composite.

Sans voir la déclaration de cmd_r nous pouvons imaginer que c'est un type tableau, un tableau est un type composite (constituée d'un ou plusieurs éléments).

Un total combine une ou plusieurs valeurs d'éléments dans un type composite.
```
 aggregate ::=
     ( element_association { , element_association } )
```
Avis d'ouverture et de clôture les parenthèses sont nécessaires.

Ces éléments peuvent être associés en position par nom pour un type d'enregistrement ou par la valeur de l'indice de position pour un type tableau.
```
 element_association ::=
     [ choices => ] expression
```
L'élément association est régie par choix.
```
 choices ::=  choice { | choice }
```
L'élément association peut couvrir plus d'un choix.
```
 choice ::=
        simple_expression
     | discrete_range
     | element_simple_name
     | others
```
Un choix peut représenter un ou plusieurs éléments.

Un élément simple nom est utilisé pour un type d'enregistrement ou de type tableau avec un index de type qui est un type énuméré.

others est toujours le dernier choix et des stands pour tous les choix restants de ce type. Le type peut être découvert dans une cession de la part de la cible. Dans certains cas, le type est nécessaire pour alimenter de manière explicite, comme dans un qualifié expression.

L'élément association others => '0' stands pour tous les autres éléments de la catégorie de l'agrégat. Dans ce cas, le type et sous-type de cmd_r, où un sous-type d'indication spécifie une plage de l'indice des éléments d'un std_logic_vector.

L'expression '0' est nécessaire pour être le type de l'élément, et le cumul des (others => '0') représente une valeur du sous-type de cmd_r composé de '0''s pour chacun des éléments de la cmd_r dans ce cas.

InformationsquelleAutor user1155120
2

Cela signifie simplement de définir tous les bits à zéro!!

InformationsquelleAutor PiboRock
2

L'expression (others=>’O’) signifie que tous les éléments sont affectés à ’0’.

Si cmd_r est de 8 bits, alors il va affecter 00000000 à cmd_r. Si cmd_r est en deux dimensions puis la même chose (d'autres =>(les autres =>'0')).
- semble comme extra-syntaxique de bruit. Pourquoi ne pas simplement laisser cmd_r<= '0'
- Cela va créer une ambiguïté. Parfois, cela va affecter seulement le bit de poids faible à zéro. J'ai eu un code dans lequel ce qui s'est passé. J'ai donc toujours s'assurer que lorsqu'un vecteur est présenté, et si elle devrait être à zéro, alors pas de perdre de la syntaxe. Juste pour éviter de débogage supplémentaires de travail.
- Pas sûr que cela va compiler. Vous avez explicite de l'assignation de tous les fils.
InformationsquelleAutor TRoa

Vous devez vous connecter pour publier un commentaire.