Instanciation conditionnelle du module verilog

Est-il possible d'instancier un module conditionnellement à verliog ?

exemple :

if (en==1)  
  then module1 instantiation  
else  
  module2 instantiation  

source d'informationauteur vlsi2013