La mise en œuvre de sauter de contrôle du registre unique du cycle de MIPS

Je suis en train de mettre en œuvre jr (saut de registre) de l'instruction de soutien à un seul cycle de processeur MIPS. Dans l'image suivante, j'ai dessiné un simple mux qui permet de choisir entre la normale de la chaîne de PC ou de l'instruction (jr) l'adresse.

La mise en œuvre de sauter de contrôle du registre unique du cycle de MIPS

Comment puis-je savoir que l'instruction se JR pour définir le mux de sélection à '1'? Je l'ai déjà fait sauter et jump_and_link (bien que l'image ne le montre pas, que je n'ai pas mon projet dans les mains), et de les contrôler, je viens de vérifier si l'OP code est de 10 (sauter) ou 11 (jal) dans le contrôle principal et ensuite définir le mux sel à '1'. Mais je pense que je ne peux pas faire la même chose avec jr, comme les instructions de mise en page est distinct.

Ne sais pas combien cela va vous aider mais: jr $ra accède à l'emplacement enregistré dans l'adresse de retour vous inscrire.
Oui, et je suis aller chercher le "sauvé" emplacement de registre d'instructions. Mais le problème est de savoir comment déterminer le moment de définir PC à ce dernier emplacement par défaut, ou de pc+4..
Alors, où pour sauter?

OriginalL'auteur user2509740 | 2013-06-21

  1. 6

    L'opcode d'un JR instruction a Instruction[31:26] == 0 (spécial) et Instruction[5:0] == 0x08 (JR). Vous avez besoin de regarder ces deux positions de bits de décider que c'est un JR instruction. Le Control bloc sur votre schéma doit avoir une entrée supplémentaire de Instruction[5:0]. La rs champ dans Instruction[25:21] sélectionne la source de registre pour cette instruction. Le PC doit être assigné à l' rs lorsqu'un JR instruction est exécutée.

    Merci @markgz, c'est exactement ce que je cherchais. Mais comment puis-je vérifier si l'Instruction[5:0] est 0x08?
    Quelque chose comme ceci: (Inst[3] ET !Inst[2] ET de !Inst[1] ET de !Inst[0]) ?
    Essayez !Inst[5] & !Inst[4] & Inst[3] & !Inst[2] & !Inst[1] & !Inst[0]. Vous devez vérifier tous les bits de Instruction[5:0].
    A parfaitement fonctionné. Merci @markgz.

    OriginalL'auteur markgz

  2. 0

    Je pense que vous pouvez améliorer les performances du matériel par la mise en œuvre de la JR mux avant le Saut mux, depuis la gare JR de mux ne dépend pas de la pcnext de la sortie du Saut sel mux.

    OriginalL'auteur Shankhadeep Mukerji