L'instanciation d'un module générique en Verilog
Je suis à essayer de comprendre comment instancier un module générique à l'aide de la fonction generate tout en substituant deux de ses paramateres.
J'ai un générique arbitre que je devrais l'envoyer à deux paramètres (HAUTEUR et TAILLE). ces deux paramètres sont également définis comme paramètres dans le "top" module
Voici comment j'instancie l'ERAR module (module intérieur) en haut de la hiérarchie.
genvar i;
generate for(i=0 ; i<M ; i=i+1)
begin
PRRA arbiter (
.clk(clk),
.reset(reset),
.request(request[i]),
.grant(grant[i])
);
end
endgenerate
à l'aide de defparam n'a pas fonctionné. Apparemment, je suis en utilisant ce mal.
J'ai essayé de l'utiliser avant/après/à l'intérieur de la générer, mais il n'est pas passé :/
Quelqu'un peut-il aider s'il vous plaît
OriginalL'auteur DirtyBit | 2013-12-14
Vous devez vous connecter pour publier un commentaire.
Il n'est pas clair comment vous avez essayé de passer des paramètres au module inférieur, tel que fourni l'exemple de code ne fait pas référence à la HAUTEUR ou la TAILLE, mais c'est la façon dont vous voulez passer des paramètres:
Où vous avez :
OriginalL'auteur Morgan