Linux trouver sur l'Hyper-thread noyau id

J'ai passé la matinée à essayer de trouver comment déterminer quel processeur id est l'hyper-thread noyau, mais sans succès.

Je souhaite trouver cette information et l'utiliser set_affinity() la lier à un processus d'hyper-thread thread ou non-hyper-thread thread pour le profil de ses performances.

Habituellement, tous les cœurs sont hyperthread ou pas de noyau. Ou suis-je trompé sur cette hypothèse?
Oui, si HT est activé, chaque noyau physique aura un 2 fils (1 physique + 1 HT). Dans le logiciel, les deux fils sont traités de la même façon, mais ils seront différents de processeur id (Linux). J'aimerais en savoir dont le numéro appartiennent à la physique du fil, et qui appartiennent à HT fil.
Qu'est-ce que votre CPU? P4 ou Core2 ou Corei7 ou Atom?
C'est un core i7 Sur Sandy Bridge

OriginalL'auteur Patrick | 2011-09-01

28

J'ai découvert le truc pour faire ce dont j'ai besoin.
```
cat /sys/devices/system/cpu/cpu0/topology/thread_siblings_list
```
Si le premier nombre est égal au numéro de l'UC (0 dans cet exemple), alors c'est un vrai noyau, sinon c'est un hyperthreading de base.

Réel de base exemple:
```
# cat /sys/devices/system/cpu/cpu1/topology/thread_siblings_list
1,13
```
L'Hyperthreading de base exemple
```
# cat /sys/devices/system/cpu/cpu13/topology/thread_siblings_list
1,13
```
La sortie du deuxième exemple est exactement la même que la première. Cependant, nous vérifions les cpu13, et le premier numéro est 1, donc CPU 13 c'est un hyperthreading de base.

Ne fonctionne pas pour moi sur l'hyperviseur Xen: ls-l cpu0/topologie/ total 0 ----- uname -a: Linux XXXX 2.6.18-128.2.1.4.37.el5xen #1 SMP Sam 9 Avr 05:30:32 EDT 2011 i686 i686 i386 GNU/Linux
Combien de cœurs avez-vous de donner à l'invité?
Il est possible d'obtenir quelque chose de possible sur windows?
cat /sys/devices/system/cpu/cpu*/topology/thread_siblings_list | sort | uniq

OriginalL'auteur Patrick
11

HT est symétrique (en termes de ressources de base, le système de la mode peut être asymétrique).

Donc, si l'HT est activée, les grandes ressources de la Physique de base seront partagés entre les deux threads. Certains matériel supplémentaire est activé pour enregistrer l'état de deux threads. Les deux fils ont accès symétrique à la physique de base.

Il y a une différence entre le HT-désactivé de base et de l'HT activé de base; mais pas de différence entre le 1er semestre de l'HT activé de base et le 2ème semestre de l'HT activé de base.

Au seul moment du temps, un HT-thread peut utiliser plus de ressources que d'autres, mais cette ressource équilibrage dynamique. Le CPU de la balance des threads comme il peut et comme il veut, si les deux fils souhaitez utiliser la même ressource. Vous ne pouvez faire un rep nop ou pause dans un thread de laisser CPU donner plus de ressources à d'autres thread.

Je souhaite trouver cette information et l'utiliser set_affinity() pour lier un processus d'hyper-thread thread ou non-hyper-thread thread pour le profil de ses performances.

D'accord, vous pouvez réellement mesurer la performance sans le savoir un fait. Viens de faire un profil lorsque le seul fil dans le système est relié à CPU0; et de le répéter quand il est lié à CPU1. Je pense que les résultats sont presque les mêmes (OS peut générer du bruit si elle lie certaines interruptions de CPU0; essayez donc de diminution du nombre d'interruptions lors de faire des tests et essayez d'utiliser CPU2 et CPU3 si vous avez par exemple).

PS

Agner (il est le Gourou en x86) recommande d'utiliser des paires de cœurs de dans le cas où vous souhaitez ne pas utiliser de HT, mais il est activé dans le BIOS:

Si l'hyperthreading est détecté, alors verrouiller le processus de l'utilisation de la paire de processeurs logiques. Cela fera l'un des deux fils dans chaque cœur de processeur inactif et qu'il n'existe pas de conflit pour les ressources.

PPS Sur New-réincarnation HT (pas un P4, mais Nehalem et de Sable) - basé sur Agner de la recherche sur la microarchitecture

Les goulets d'étranglement qui nécessitent une attention particulière dans les Sandy Bridge sont les suivantes:
...
5. Le partage de ressources entre les threads. De nombreux critiques, les ressources sont partagées
entre les deux fils d'un noyau lors de l'hyperthreading est activé. Il peut être sage de tourner
désactiver l'hyperthreading lorsque plusieurs threads dépendent de la même exécution de ressources.

...

Mi-chemin, une solution a été introduit dans le NetBurst et de nouveau dans le Nehalem et Sandy Bridge avec le soi-disant
la technologie hyperthreading. L'hyperthreading processeur dispose de deux processeurs logiques
le partage de la même exécution de base. L'avantage, c'est limité si les deux fils
en compétition pour les mêmes ressources, mais l'hyperthreading peut être très avantageux si l'
la performance est limitée par quelque chose d'autre, comme l'accès à la mémoire.

...

Les processeurs Intel et AMD font de solutions hybrides où certains ou de tous les
des unités d'exécution sont partagés entre les deux cœurs de processeur (hyperthreading d'Intel
la terminologie).

PPP: Intel Optimisation des listes de livres de partage de ressources dans la deuxième génération de HT: (page 93, cette liste est pour nehalem, mais il n'y a pas de modifications de cette liste de Sable de la section)

Plus profond de mise en mémoire tampon et amélioré le partage des ressources de la partition/politiques:
- Répliqué de ressources pour HT de l'opération: registre de l'état, renommé retour de la pile
  tampon, une grande page ITLB //commentaire par moi: il y a 2 jeux de cette HW
- Partitionné ressources pour HT de l'opération: charge tampons, stocker des tampons, de re-commander
  les tampons, les petits-page ITLB sont alloués statiquement entre deux logiques
  les processeurs. //commentaire par moi: il est seul ensemble de ce MATÉRIEL; il est statiquement répartis entre deux HT-cœurs virtuels en deux moitiés
- — Compétitive-ressource partagée au cours de HT de l'opération: la réservation de la station,
  cache de la hiérarchie, de remplir les tampons, les deux DTLB0 et STLB. //commentaire: Seule, mais pas divisé en deux. Le CPU de manière dynamique redivisons ressources.
- — Alternance de cours de HT de l'opération: avant la fin de l'exploitation en général suppléants
  entre deux processeurs logiques pour assurer l'équité. //commentaire: il existe une seule Interface (décodeur d'instruction), de sorte que les threads seront décodés dans l'ordre: 1, 2, 1, 2.
- — HT pas au courant des ressources: des unités d'exécution. //commentaire: il y a des hw appareils qui vont faire les calculs, les accès à la mémoire. Il n'existe qu'un unique ensemble. Si un des fils est capable d'utiliser beaucoup d'unités d'exécution et si elle a un faible nombre de mémoire attend, il va consommer tous exec unités et le deuxième thread rendement sera faible (mais HT allons passer parfois pour le deuxième thread. Combien de fois??? ). Si deux threads ne sont pas lourds optimisés et/ou ont de la mémoire attend, des unités d'exécution seront partagés entre les deux threads.
Il y a aussi des photos à la page 112 (Figure 2-13), qui montre que les deux logiques sont des noyaux symétriques.

Le potentiel de rendement en raison de la Technologie HT, est due à:
- • Le fait que les systèmes d'exploitation et les programmes utilisateur peut planifier des processus ou
  les threads d'exécuter simultanément sur les processeurs logiques dans chaque physiques
  processeur
- • La capacité à utiliser sur puce exécution des ressources à un niveau plus élevé que lorsque seulement un
  seul thread est de consommer de l'exécution des ressources, d'augmenter le niveau de ressources
  l'utilisation peut entraîner une augmentation du débit du système
Bien que les instructions provenant de deux programmes ou deux threads d'exécuter simultanément
et pas nécessairement dans le programme de l'ordre dans l'exécution de base et hiérarchie de mémoire,
le front-end et back-end contenir plusieurs points de choix à choisir entre
instructions de deux processeurs logiques. Tous les points de choix d'alterner entre l'
les deux processeurs logiques, à moins que d'un seul processeur logique ne peut pas faire usage d'un pipeline
scène. Dans ce cas, l'autre processeur logique a la pleine utilisation de chaque cycle de la canalisation
scène. Raisons pour lesquelles un processeur logique ne peut pas utiliser un pipeline stade de
les défauts de cache, de la direction générale mispredictions, et de l'instruction des dépendances.

Vous l'avez dit beaucoup sans rien dire.
Je upvoted la bonne réponse.
Il est marqué comme étant la bonne réponse, faites défiler vers le haut et de regarder pour la grosse coche verte.
C'est un ensemble très complet de réponse. Merci

OriginalL'auteur osgx
4

Je suis surpris que personne n'a mentionné lscpu encore. Voici un exemple sur une seule prise à quatre cœurs physiques et de la technologie hyper-threading:
```
$ lscpu -p
# The following is the parsable format, which can be fed to other
# programs. Each different item in every column has an unique ID
# starting from zero.
# CPU,Core,Socket,Node,,L1d,L1i,L2,L3
0,0,0,0,,0,0,0,0
1,1,0,0,,1,1,1,0
2,2,0,0,,2,2,2,0
3,3,0,0,,3,3,3,0
4,0,0,0,,0,0,0,0
5,1,0,0,,1,1,1,0
6,2,0,0,,2,2,2,0
7,3,0,0,,3,3,3,0
```
La sortie explique comment interpréter le tableau des Id; PROCESSEUR logique Id avec la même identité de Base sont frères et sœurs.

Mais qui de la fratrie est le HT de base?
Ils sont pairs, il n'y a pas un noyau principal et une 2e classe "hyperthread" de base.

OriginalL'auteur Connor Doyle
2

Il est universel (Linux/Windows) et portable HW topologie détecteur (carottes, HT, cacahes, au sud des ponts et disque/connexion net localité) - hwloc par OpenMPI projet. Vous pouvez l'utiliser, parce que linux peut utiliser différents HT de base de la numérotation des règles, et on ne peut pas savoir qu'il sera pair/impair ou y et y+8 nubering règle.

Page d'accueil de hwloc:
http://www.open-mpi.org/projects/hwloc/

Page de téléchargement:
http://www.open-mpi.org/software/hwloc/v1.10/

Description:

Le Matériel Portable Localité (hwloc) progiciel fournit un portable abstraction (à travers les OS, les versions, les architectures, ...) de la topologie hiérarchique des architectures modernes, y compris NUMA nœuds de mémoire, des sockets, des caches partagés, les carottes et simultanée de multithreading. Il recueille aussi les différents attributs tels que la mémoire cache et la mémoire de l'information ainsi que la localité d'e/S des périphériques tels que les interfaces réseau InfiniBand Hca ou Gpu. Il vise principalement à aider les applications à la collecte des informations sur le matériel informatique moderne afin de l'exploiter en conséquence et de manière efficace.

Il a lstopo commande pour obtenir le matériel de la topologie sous forme graphique comme
```
 ubuntu$ sudo apt-get hwloc
 ubuntu$ lstopo
```
ou sous forme de texte:
```
 ubuntu$ sudo apt-get hwloc-nox
 ubuntu$ lstopo --of console
```
Nous pouvons voir cœurs physiques comme Core L#x ayant chacun deux noyaux logiques PU L#y et PU L#y+8.
```
Machine (16GB)
  Socket L#0 + L3 L#0 (4096KB)
    L2 L#0 (1024KB) + L1 L#0 (16KB) + Core L#0
      PU L#0 (P#0)
      PU L#1 (P#8)
    L2 L#1 (1024KB) + L1 L#1 (16KB) + Core L#1
      PU L#2 (P#4)
      PU L#3 (P#12)
  Socket L#1 + L3 L#1 (4096KB)
    L2 L#2 (1024KB) + L1 L#2 (16KB) + Core L#2
      PU L#4 (P#1)
      PU L#5 (P#9)
    L2 L#3 (1024KB) + L1 L#3 (16KB) + Core L#3
      PU L#6 (P#5)
      PU L#7 (P#13)
  Socket L#2 + L3 L#2 (4096KB)
    L2 L#4 (1024KB) + L1 L#4 (16KB) + Core L#4
      PU L#8 (P#2)
      PU L#9 (P#10)
    L2 L#5 (1024KB) + L1 L#5 (16KB) + Core L#5
      PU L#10 (P#6)
      PU L#11 (P#14)
  Socket L#3 + L3 L#3 (4096KB)
    L2 L#6 (1024KB) + L1 L#6 (16KB) + Core L#6
      PU L#12 (P#3)
      PU L#13 (P#11)
    L2 L#7 (1024KB) + L1 L#7 (16KB) + Core L#7
      PU L#14 (P#7)
      PU L#15 (P#15)
```
OriginalL'auteur osgx
1

J'ai essayé de vérifier l'information par la comparaison de la température du noyau et de la charge sur le HT de base.

Votre méthode est étrange et peut ne pas fonctionner. Essayez hwloc: open-mpi.org/projects/hwloc il a win32 et win64 variantes
pas une bonne réponse, mais j'aime l'idée

OriginalL'auteur Tomas Kubes

Vous devez vous connecter pour publier un commentaire.