Push et Pop dans les bras

Je ne comprends pas vraiment comment la pile de commandes ou de la façon dont les piles dans le travail en général.

Dire si j'avais

PUSH R3
POP R3

Ligne 1 : est-ce à dire que le contenu de R3 serait mis sur le dessus de la pile? Serait le contenu de la pile puis changer si R3 changé?

Ligne 2: Sur la deuxième ligne, le contenu en haut de la pile d'être déplacé à partir de la pile dans R3 OU est le contenu de R3 qui a été poussé sur la pile sauté hors de la pile?

Aussi ce qui fait pop/push faire lorsqu'un registre est entourée de parenthèses comme si

POP {LR}

Ce qu'il fait avec les crochets autour de la liste des registres est d'assembler correctement; ils font partie de la syntaxe appropriée. Je suppose que vous trouver un asssembler clémente assez pour accepter push r3 sans eux, mais il est certainement non standard.

OriginalL'auteur Nick Bishop | 2014-11-23

arm assembly

11

Mentionnés pile opérations ne sont que des raccourcis pour les opérations de mémoire à l'aide de sp dans l'adresse de la partie. E. g.
```
PUSH {r3}
POP {r3}
```
sont des alias pour
```
str r3, [sp, #-4]!
ldr r3, [sp], #4
```
Première opération dit "stocker le contenu de r3 en [sp - #4] et de décrémentation sp par 4". Le dernier un "load r3 de [sp] et l'incrément de sp par 4".

Au lieu de {r3} vous pouvez utiliser tout autre registre ou le registre des ensembles (par exemple,{r1,r2,r3,lr}. Jeux de registre sont précisées dans un masque de bits dans le code de l'ordinateur de sorte que vous ne pouvez pas modifier l'ordre dans lequel les registres sont stockées/chargé.

Est la taille de bloc d'un point dans la pile toujours 4 octets ou est-ce seulement le cas pour les systèmes qui utilisent 32 bits?
vous pouvez stocker les octets sur la pile; sp est juste un alias pour le r13 registre, et peut être utilisé comme tout autre registre dans les opérations de mémoire. Mais le plus haut niveau de langues assumer un certain alignement de sp lorsqu'une fonction est entré. Sur Linux, le EABI nécessite par exemple de 8 octets aligné pointeur de pile. Certains Processeurs (par exemple, le Cortex M3) ont un peu de la magie de cette contrainte lors de la saisie d'un gestionnaire d'interruption.
Donc, ai-je raison en disant que cette pile grandit vers le bas?
oui.
Normalement push {list} est stm (store plusieurs) avec décrémenter-avant, et pas seulement str. Un assembleur peut certainement optimiser pour str quand il y a un seul registre, mais vous devriez certainement mentionner stmdb / ldmia

OriginalL'auteur ensc
3

Minimale armv7 exemple

La meilleure façon d'apprendre est d'écrire des minimes exemples, de les exécuter sur des émulateurs, et observer ce qui se passe sur tous les registres avec GDB:
```
/* Save sp before push. */
mov r0, sp

/* Push. */
mov r1, #1
mov r2, #2
push {r1, r2}

/* Save sp after push. */
mov r1, sp

/* Restore. */
mov r3, #0
mov r4, #0
pop {r3, r4}
cmp r3, #1
bne fail
cmp r4, #2
bne fail

/* Check that stack pointer moved down by 8 bytes
 * (2 registers x 4 bytes each). */
sub r0, r1
cmp r0, #8
bne fail
```
Standard pour exécuter l'exemple sur Ubuntu 18.04: https://github.com/cirosantilli/arm-assembly-cheat/blob/f8d78775bd052e9ead579a408c0a2a1651adb9f0/v7/push.S

Les crochets sont appelés "registre des listes" dans le montage de bras de notation. GNU GAZ 2.26.1 ne pas accepter push et pop instructions sans les accolades, même pour un seul registre pousse {} comme dans push r1.

Également de noter:
- selon la armv7 convention d'appel, la pile doit être aligné par des multiples de 8, donc en poussant 2, 4, ... les registres à un moment, c'est bien plus commun que juste 1: BRAS: Pourquoi ai-je besoin de push/pop deux registres à des appels de fonction?
- armv8 chuté push et pop, les compilateurs utilisent souvent stp et ldp à la place. Exemple: https://github.com/cirosantilli/arm-assembly-cheat/blob/f8d78775bd052e9ead579a408c0a2a1651adb9f0/v8/common_arch.h#L20
OriginalL'auteur Ciro Santilli 新疆改造中心996ICU六四事件

Vous devez vous connecter pour publier un commentaire.