Quel est le minimum de latence de l'USB 3.0

D'abord, je ne sais pas beaucoup sur l'USB, alors, toutes mes excuses à l'avance si ma question est mal.

En USB 2.0 de l'intervalle d'interrogation est de 0,125 ms, alors le mieux possible les temps de latence de l'hôte pour lire des données à partir de l'appareil est de 0,125 ms. J'espère que pour la réduction de la latence dans les dispositifs USB 3.0, mais j'ai du mal à savoir ce que le minimum de latence est. L'USB 3.0 dit, "USB 2.0 style d'interrogation a été remplacé par notifications asynchrones", ce qui implique de 0,125 ms intervalle d'interrogation ne peut plus être une limite.

J'ai trouvé quelques repères pour un USB 3.0 Ssd qui ressemblent à des données peuvent être lues à partir de l'appareil en juste un peu moins de 0,125 ms, et qui comprend tout le temps passé dans l'OS hôte et le périphérique flash du contrôleur.

http://www.guru3d.com/articles_pages/ocz_enyo_usb_3_portable_ssd_review,8.html

Quelqu'un peut me dire ce que la latence la plus faible est? Une réponse théorique est très bien. Une réponse, y compris les limites pratiques des différentes versions de Linux et Windows USB piles serait génial.

À la tête de la "dites-moi ce que vous essayez d'atteindre" la question, je suis en création d'une version de débogage de l'interface pour le ASICs ma société conçoit. c'est à dire UN PC se connecte à l'un de nos ASICs via un débogage usb. Une utilisation possible de cas est de mettre en place des points d'arrêt conditionnel lorsque l'ASIC matériel n'implémente que de simples points d'arrêt. Pour ce faire, j'ai besoin de déterminer quand un simple point d'arrêt a été frappé, l'évaluation de l'état, s'il est faux de définir le processeur fonctionne à nouveau. Le simple point d'arrêt peut être frappé des millions de fois avant que la condition devienne vraie. Nous pourrions mettre en œuvre le débogage dongle sur un FPGA ou un off-the-shelf USB 3.0 activé le micro-contrôleur.