Quelles sont les tailles de tword, oword et yword opérandes?

Quelles sont les tailles de tword, oword et yword opérandes, utilisés dans le MSNA/YASM manuel? Et sur une note connexe, il existe une astuce ou une idée sous-jacente à ces noms? Est-il un moyen par lequel le plus grand mot tailles sont donné des noms logiques?

Je sais que tout mot tailles peuvent différer entre les systèmes, les MSNA word est de 2 octets, dword est le double (4 octets), qword est un quad mot (8 octets), mais... est tword un triple mot (6 octets)? Et pour oword et yword je ne peux même pas penser à un sens plausible.

Noter que c'est probablement une question facile, mais je ne pouvais pas trouver une réponse. Dans les MSNA et YASM manuels de ces tailles ne sont pas expliquées, pas même à l'DQ, DT, DY, RESQ, REST, RESY pseudo-instructions. J'ai lu quelque part que MASM utilise un système similaire, mais ne pouvait pas trouver quoi que ce soit sur qui que ce soit.

Edit: sur la Base des réponses, ceci est la liste complète:

  • 1 octet (8 bits): byte, DB, RESB
  • 2 octets (16 bits): word, DW, RESW
  • 4 octets (32 bits): dword, DD, RESD
  • 8 octets (64 bits): qword, DQ, RESQ
  • 10 octets (80 bits): tword, DT, REST
  • 16 octets (128 bits): oword, DO, RESO, DDQ, RESDQ
  • De 32 octets (256 bits): yword, DY, RESY
  • 64 octets (512 bits): zword, DZ, RESZ
InformationsquelleAutor Daniel A.A. Pelsmaeker | 2012-08-21
  1. 14

    Regardant les msna source, il ressemble:

    • 'oword'/'NE' est 8 fois plus grand que le "mot" (S pour "octoword"), synonyme de dqword ("double quad"); ce serait de 128 bits, correspondant à la taille de l'ESS, vecteur de registre.
    • 'tword'/'DT' est de 80 bits (T pour "ten octets"), la totalité de la taille d'un processeur Intel x87 virgule flottante registre.
    • 'yword'/'DY' est de 256 bits, et le Y est sans doute mnémonique pour le YMM noms de 256 bits du vecteur des registres du processeur Intel AVX extensions.
    • 'zword'/'DZ' est de 512 bits, Z pour les ZMM noms de 512 vecteur de bits dans les registres du processeur Intel AVX-512 extensions.

    Donc, ce n'est pas exactement une logique convention de nommage; "il growed".

    • C'est la première fois que je sais YWORD (DY?). Est-il MSNA/YASM ou Intel spécifique (c'est à dire: pas ou pas encore une norme)? Et s'il y a d'autres mots-clés de 128 bits de données?
    • Aucune idée, probablement pas la norme. Pour les MSNA, N' == DDQ, OWORD == DQWORD
    • C'est une MSNA chose. (MASM et de gaz .intel_syntax utiliser la même convention de nommage pour la mémoire opérande taille remplace, par exemple,vmovdqa ymmword ptr [rdi], ymm0. Vous habituellement ne voir que dans le démontage de sortie; je ne peux pas penser à un cas où la mémoire opérande largeur est ambigu pour un vecteur de l'instruction, depuis au moins un des opérandes est toujours un registre).
    • o est utilisé par Intel pour cqo, mais vecteur instructions d'utilisation dq au lieu de o (par exemple punpckhqdq). Voir aussi ma réponse sur un récent double de cette question
    InformationsquelleAutor Russell Borogove
  2. 5

    J'ai vérifié à l'aide de deux approches pour les MSNA: le code source et empirique.

    Code Source

    Source: http://repo.or.cz/w/nasm.git

    Alors:

    git grep -C2 tword

    Et nous tomber sur:

    switch (size) {
case 1:
    return "byte";
case 2:
    return "word";
case 4:
    return "dword";
case 8:
    return "qword";
case 10:
    return "tword";
case 16:
    return "oword";
case 32:
    return "yword";
case 64:
    return "zword";
default:
    return "???";
}

    Empiriques

    git log -p et git tag --contains me dire que zword a été ajouté dans 2.11, et depuis que je suis sur 2.10 et paresseux, je vais omettre que l'on.

    Sur notre .asm fichier:

    section .bss
resb1 resb 1
resw1 resw 1
resq1 resq 1
rest1 rest 1
reso1 reso 1
resy1 resy 1
; Just to read the objdump better.
resb2 resb 1

    Puis de compiler et d':

    objdump -D -j .bss main.o

    donne:

    00000000 <resb1>:
    ...

00000001 <resw1>:
    ...

00000003 <resd1>:
3:  00 00                   add    %al,(%eax)
    ...

00000007 <resq1>:
    ...

0000000f <rest1>:
    ...

00000019 <reso1>:
    ...

00000029 <resy1>:
    ...

00000049 <resb2>:
    ...

    Si nous prenons les différences entre chaque position, nous arrivons à la même conclusion que précédemment.

    zword menemonic

    Pour la ZMM registres ajouté par AVX-512: https://en.wikipedia.org/wiki/AVX-512

    Je me demande ce que Intel va faire quand les lettres de l'alphabet fin.

    InformationsquelleAutor Ciro Santilli 新疆改造中心996ICU六四事件