Qu'est ce qu'un “interloqué pipeline” comme dans le MIPS acronyme?

Je vais dans une MIPS procesor architecture.

Que par ce tutoriel, il est indiqué : Microprocesseur sans Contrefil les Étapes du Pipeline
http://en.wikipedia.org/wiki/MIPS_architecture

Un obstacle majeur pour la construction des pipelines, certaines instructions, comme la division, prendre plus de temps pour le compléter et le CPU
donc a attendre avant de passer à la prochaine instruction dans le pipeline.

Une solution à ce problème est d'
utiliser une série de dispositifs de verrouillage qui permet étapes pour indiquer qu'ils sont occupés, d'interrompre les autres étapes en amont.

Hennessy équipe vu ces dispositifs de verrouillage comme l'une des principales performances de la barrière, depuis qu'ils avaient à communiquer à tous les
les modules de la CPU qui prend du temps, et qui est apparu à la limite de la vitesse de l'horloge.
Un aspect majeur de la conception MIPS
a été de s'adapter à chaque sous-phase, y compris le cache d'accès, de toutes les instructions dans un cycle, afin de supprimer toute
les besoins pour le verrouillage, et en permettant à un seul cycle de débit.

Ce lien dit :---
https://www.cs.tcd.ie/Jeremy.Jones/vivio/dlx/dlxtutorial.htm

issue a "stall" instruction instead of a nop instruction upon a stall

Qu'est-ce exactement Verrouillage Pipeline inconvénient ?

Pourquoi les routeurs utilisent à préférer les Processeurs à Architecture MIPS ?

  • Post intéressant. Une question pour ma propre curiosité: est-verrouillage de même que de caler un processeur (ou l'ajout d'une bulle dans l'une des étapes du pipeline)?
InformationsquelleAutor Katoch | 2013-04-08
  1. 10

    Un aspect majeur de la MIPS design a été adapté à chaque sous-phase, y compris le cache d'accès, de toutes les instructions dans un cycle, ce qui élimine tous les besoins pour le verrouillage, et en permettant à un seul cycle de débit.

    Mais en version ultérieure de MIPS, http://cs.nyu.edu/courses/spring02/V22.0480-002/vliw.pdf diapositive 9, verrouillage a été réintroduit en architecture:

    • Après tout MIPS origine c'était pour quelque chose comme
      Microprocesseur sans verrouillage des étapes du pipeline
    • Parce que de nouvelles implémentations (avec mémoire différentes latences) aurait nécessité plus d'un logement et nous n'aimons pas l'exactitude de code dépend de la version de la mise en œuvre.
    • Parce que d'autres instructions de verrouillage de toute façon (par exemple, virgule flottante)
    • Parce que ce n'est pas douloureux à faire de verrouillage

    Aussi, compte tenu de vos questions:

    Qu'est-ce exactement Verrouillage Pipeline inconvénient ?

    De verrouillage des besoins plus complexes de matériel (unité de commande de la CPU), qui n'était pas si facile de concevoir et de tester dans l'ère de dessinés à la main sur des transistors et des Processeurs de 100s des milliers de transistors. Ils ont sélectionné le but de la conception de cœur de PROCESSEUR sans Verrouillage, mais ils ont échoué. Ils ont été incapables de produire compatible série de puces commerciales sans Verrouillage.

    Pourquoi routeurs utilisent à préférer les Processeurs à Architecture MIPS ?

    Historiquement, ils ont été très populaires en premier réseau périphériques et ont été utilisés dans la prochaine dispositifs peut-être en raison de l'inertie et des investissements dans les MIPS à base de périphériques (à la fois à partir du dispositif de réseau de décideurs et de MIPS puce décideurs).

    Vérifier ce livre "Voir MIPS Run" Par Dominic Sweetman, pages 15,16,22
    http://books.google.com/books?id=kk8G2gK4Tw8C&pg=PR15

    Il y avait plusieurs facilement accessible MIPS jetons au milieu des années 1990, R4600, RM5200 et RM7000. Le R4600 à partir de 1993, a été utilisé par Cisco, prochaine modèles de 64-bit bus et les grands de la puce de mémoire cache L2. Ils avaient assez de performances pour piloter les routeurs de l'époque.

    Dans les années 2010, je pense, il y a des routeurs sur les BRAS (il y a beaucoup de Les SoCs de réseau et de BRAS maintenant). C'est parce que le BRAS est plus largement une licence d'architecture (en termes de la licence nombre de cœurs, 78% en 2011); la deuxième, l'architecture est l'ARC avec 10% (cochez la technologie Intel vPro autocollant sur votre PC ou votre ordinateur portable si vous avez autocollant, vous a à l'ARC de base dans votre chipset; ils sont également utilisés dans de nombreux contrôleurs de SSD). MIPS est seulement le troisième de ce classement avec seulement 6% des 10 milliards de cœurs total du marché.

    InformationsquelleAutor osgx