Qu'est ce qu'un retpoline et comment ça fonctionne?

L'article mentionné par sgbj dans les commentaires écrits par Google-Paul Turner explique plus en détail, mais je vais donner un coup de feu:

Aussi loin que je peux pièce de cet ensemble, à partir du peu d'informations pour le moment, un retpoline est un retour trampoline qui utilise une boucle infinie qui n'est jamais exécutée pour empêcher le PROCESSEUR de spéculer sur la cible indirecte sauter.

L'approche de base peut être vu dans Andi Kleen du noyau de la branche résoudre ce problème:

Il introduit le nouveau __x86.indirect_thunk appel que les charges de l'appel cible dont l'adresse mémoire (que je vais appeler ADDR) est stocké sur le haut de la pile et exécute le saut à l'aide d'un l' RET instruction. Le thunk lui-même est alors appelé à l'aide de la NOSPEC_JMP/APPEL macro, qui a été utilisé pour remplacer la plupart (si pas tous) indirecte des appels et des sauts. La macro simplement des lieux de l'appel de la cible sur la pile et définit l'adresse de retour correctement, si nécessaire (à noter la non-linéaires de flux de contrôle):

.macro NOSPEC_CALL target
    jmp     1221f            /* jumps to the end of the macro */
1222:
    push    \target          /* pushes ADDR to the stack */
    jmp __x86.indirect_thunk /* executes the indirect jump */
1221:
    call    1222b            /* pushes the return address to the stack */
.endm

Le placement de call en fin de compte est nécessaire de sorte que lorsque l'appel indirect est terminée, le contrôle de flux continue derrière l'utilisation de la NOSPEC_CALL macro, de sorte qu'il peut être utilisé à la place d'un régulier call

Le thunk lui-même se présente comme suit:

    call retpoline_call_target
2:
    lfence /* stop speculation */
    jmp 2b
retpoline_call_target:
    lea 8(%rsp), %rsp 
    ret

Le contrôle de flux peut être un peu déroutant ici, permettez-moi de préciser:

• call pousse le pointeur d'instruction en cours (maison 2) de la pile.
• lea ajoute 8 à la pointeur de pile, de manière efficace de les jeter le plus récemment poussé quadword, qui est la dernière adresse de retour (pour l'étiquette 2). Après cela, le haut de la pile des points de rendement réel de l'adresse ADDR nouveau.
• ret sauts de *ADDR et réinitialise le pointeur de pile pour le début de la pile d'appel.

En fin de compte, l'ensemble de ce comportement est pratiquement équivalent à sauter directement à *ADDR. Le seul avantage que nous avons est que la direction de la prédicteur utilisé pour l'instruction return (Retour de mémoire Tampon de la Pile, RSB), lors de l'exécution de la call instruction, suppose que le correspondant ret instruction de saut à l'étiquette 2.

La partie après l'étiquette 2 en fait n'est jamais exécutée, c'est tout simplement une boucle infinie qui serait, en théorie, remplir le pipeline d'instruction avec JMP instructions. En utilisant LFENCE,PAUSE ou plus généralement une instruction provoquant l'instruction pipeline être de décrochage s'arrête la CPU de perdre de la puissance et de temps en temps sur ce spéculative de l'exécution. C'est parce que dans le cas où l'appel à retpoline_call_target serait de retour normalement, le LFENCE serait la prochaine instruction à exécuter. C'est aussi ce que la direction générale prédicteur permettront de prédire basé sur l'original de l'adresse de retour (l'étiquette 2)

Pour citer Intel architecture du manuel:

Instructions à la suite d'une LFENCE peut être récupérée à partir de la mémoire avant de la LFENCE, mais ils ne seront pas exécutés jusqu'à ce que le LFENCE complète.

Toutefois noter que la spécification ne mentionne jamais que LFENCE et la PAUSE de la cause à la canalisation de décrochage, donc je suis en train de lire un peu entre les lignes ici.

Maintenant, revenons à votre question initiale:
La mémoire du noyau de divulgation d'informations est possible en raison de la combinaison de deux idées:

• Même si spéculative d'exécution devraient être sans effets secondaires lorsque la spéculation était mauvais, spéculative de l'exécution affecte encore la hiérarchie du cache. Cela signifie que lorsqu'une charge mémoire est exécutée de manière spéculative, il peut encore avoir causé une ligne de cache à être expulsés. Ce changement dans la hiérarchie du cache peuvent être identifiés par l'soigneusement mesurer le temps d'accès à la mémoire qui est mappé sur le même jeu de cache.
  
  Vous pouvez même fuite de quelques bribes de mémoire arbitraire lorsque l'adresse source de la lecture de la mémoire elle-même, était de lire à partir de la mémoire du noyau.

• Indirect à la branche prédicteur de Processeurs Intel utilise uniquement le plus bas des 12 bits de la source de l'instruction, il est ainsi facile d'empoisonner tous les 2^12 prédiction possible d'histoires contrôlées par l'utilisateur des adresses de mémoire. Ceux-ci peuvent alors, lorsque le saut indirect est prévue au sein du noyau), la spéculation exécuté avec les privilèges du noyau. En utilisant le cache-synchronisation du canal latéral, vous pouvez donc fuite arbitraire de la mémoire du noyau.

Mise à JOUR: Sur le noyau liste de diffusion, il y a une discussion en cours qui m'amène à croire retpolines ne pas réduire à la direction de la prévision questions, comme quand le Retour à la mémoire Tampon de la Pile (RSB) tourne à vide, plus récente, des architectures Intel (Skylake+) à l'automne de retour pour les personnes vulnérables Branch Target Buffer (BTB):

Retpoline en tant que stratégie d'atténuation des swaps indirects branches pour les retours,
pour éviter d'utiliser des prédictions qui viennent de la BTB, car ils peuvent être
empoisonné par un attaquant.
Le problème avec Skylake+ est qu'un RSB underflow tombe en arrière à l'aide d'un
BTB prédiction, ce qui permet à l'attaquant de prendre le contrôle de la spéculation.

Cette question a été posée tout à l'heure, et qui mérite une nouvelle réponse.

Résumé:

“Retpoline” des séquences d'un logiciel de construction qui permettent indirects branches d'être isolé à partir de spéculative de l'exécution. Cela peut être appliqué pour protéger les fichiers binaires (comme le système d'exploitation ou de l'hyperviseur mises en œuvre) de la direction de la cible d'attaques par injection à l'encontre de leurs indirects branches.

Le mot "retpoline" est un valise des mots "retour" et "trampoline", à l'instar de l'amélioration "relpoline" a été forgé à partir de "par rapport appeler" et "trampoline". C'est un trampoline de construire construit à l'aide d'opérations de retour qui, aussi au sens figuré garantit que tous les associés spéculative exécution “rebondir” à l'infini.

Afin d'atténuer les effets du noyau ou de la croix-mémoire pour le processus de divulgation (le Spectre d'une attaque), le noyau Linux ^[1] sera compilé avec une nouvelle option, -mindirect-branch=thunk-extern introduit à gcc pour effectuer des appels indirects par le biais d'un retpoline.

^{[1] Ce n'est pas spécifique à Linux, cependant, similaires ou identiques construire semble être utilisé dans le cadre des stratégies d'atténuation sur d'autres Systèmes d'exploitation.}

L'utilisation de cette option du compilateur seulement protège contre Spectre V2 dans les processeurs qui ont la mise à jour de microcode nécessaire pour CVE-2017-5715. Elle sera " travail' sur n'importe quel code (pas seulement d'un noyau), mais seulement le code contenant "secrets" vaut la peine d'attaquer.

Ce qui semble être un nouveau terme inventé comme une recherche sur Google tourne que très récent (en général tous les en 2018).

La Compilateur LLVM a eu un -mretpoline commutateur depuis avant de Jan 4 2018. Cette date est lorsque la vulnérabilité a été d'abord présenté au public. GCC fait leurs correctifs disponibles 7 janvier 2018.

Le CVE ce jour suggère que la vulnérabilité était " découvert' en 2017, mais elle affecte certains des processeurs fabriqués au cours des deux dernières décennies (donc il a probablement été découvert il y a longtemps).

Qu'est ce qu'un retpoline et comment faut-il prévenir le noyau récent, la divulgation d'informations attaques?

Tout d'abord, quelques définitions:

• Trampoline Que l'on appelle parfois indirecte sauter vecteurs trampolines sont les emplacements de la mémoire tenue adresses pointant vers des routines de service d'interruption, I/O routines, etc. L'exécution des sauts sur le trampoline puis saute immédiatement, ou de rebonds, d'où le terme de trampoline. GCC a traditionnellement pris en charge les fonctions imbriquées par la création d'un exécutable trampoline au moment de l'exécution lorsque l'adresse d'une fonction imbriquée est pris. C'est un petit morceau de code qui se trouve normalement sur la pile, dans le cadre de la pile de la fonction contenante. Le trampoline charges statiques de la chaîne d'enregistrer et puis saute à l'adresse réelle de la fonction imbriquée.

• Thunk - Un thunk est un sous-programme utilisé pour injecter un calcul supplémentaire dans une autre sous-routine. Les Thunks sont principalement utilisées pour retarder un calcul jusqu'à ce que son résultat est nécessaire, ou pour les opérations d'insertion au début ou à la fin de l'autre sous-routine

• Memoization - Un memoized fonction "se souvient" les résultats correspondant à un ensemble de données spécifiques. Les appels suivants à rappeler les entrées de retour le rappeler résultat plutôt que de recalculer il, éliminant ainsi le coût principal d'appel avec des paramètres donnés de tous, mais le premier appel de la fonction avec les paramètres.

Très grossièrement, un retpoline est un trampoline avec un retour comme un thunk, à " gâcher' memoization dans le indirects de la branche prédicteur.

Source: Le retpoline inclut une PAUSE d'instruction pour Intel, mais un LFENCE instruction est nécessaire pour AMD depuis sur ce processeur la PAUSE instruction n'est pas une sérialisation de l'instruction, de sorte que la pause/jmp boucle d'utiliser l'excès de pouvoir, tel qu'il est spéculé sur l'attente pour le retour à mispredict à la bonne cible.

Arstechnica a une explication simple du problème:

"Chaque processeur dispose d'une architecture de comportement (le comportement documenté qui décrit comment les instructions de travail et que les programmeurs dépendent d'écrire leurs programmes) et une microstructure comportement (à la manière d'une mise en œuvre effective de l'architecture se comporte). Ceux-ci peuvent diverger de manière subtile. Par exemple, sur le plan architectural, un programme qui se charge d'une valeur à partir d'une adresse dans la mémoire d'attente jusqu'à ce que l'adresse est connue avant de tenter d'effectuer le chargement. Microarchitecturally, cependant, le processeur peut essayer de la spéculation deviner à l'adresse afin qu'il puisse commencer le chargement de la valeur à partir de la mémoire (qui est lent) avant même que c'est absolument certain de l'adresse il doit utiliser.

Si le processeur se trompe, il ignore l'aurez deviné-à la valeur et à effectuer la charge, cette fois avec la bonne adresse. L'architecture définie comportement est donc conservée. Mais qu'défectueux deviner dérange d'autres parties du processeur en particulier le contenu de la mémoire cache. Ces microstructure perturbations peuvent être détectés et mesurés par la synchronisation combien de temps il faut pour accéder à des données qui doivent (ou ne doivent pas) être dans le cache, permettant à un programme malveillant pour faire des inférences sur les valeurs stockées dans la mémoire.".

De Intel papier: "Retpoline: Une Direction De La Cible D'Injection D'Atténuation" (.PDF):

"Un retpoline séquence empêche le processeur spéculative de l'exécution de l'aide de la "indirects de la branche prédicteur" (un moyen de prédire le flux de programme) pour spéculer à une adresse contrôlé par un exploit (satisfaire l'élément 4 de la cinq éléments de la direction de la cible d'injection (le Spectre de la variante 2) exploiter la composition ci-dessus).".

Remarque, l'élément 4 est: "L'exploit doit réussir à influencer ce indirects de la branche de la spéculation mispredict et d'exécuter un gadget. Ce gadget, choisi par les exploiter, les fuites le secret des données via un canal latéral, généralement en cache-temps"..