qu'est ce qu'un tampon de stockage?

quelqu'un peut-il expliquer ce qu'est la charge de la mémoire tampon et comment il est différent de l'invalidation des files d'attente. et aussi la différence entre stocker des tampons et de la combinaison d'écriture tampons?
L'article de Paul E Mckenny http://www.rdrop.com/users/paulmck/scalability/paper/whymb.2010.07.23a.pdf explique très bien sur le magasin de tampons et d'invalidation des files d'attente, mais malheureusement ne parle pas de la combinaison d'écriture tampons

InformationsquelleAutor harish reddy | 2012-06-19
  1. 34

    Un invalider la file d'attente est plus comme un tampon de stockage, mais une partie de la mémoire système de la CPU. Fondamentalement, il est une file d'attente qui conserve la trace des invalidations et s'assure qu'ils répondent correctement de sorte qu'un cache peut prendre possession d'une ligne de cache de sorte qu'il peut alors écrire cette ligne. Une charge de la file d'attente est une spéculation de la structure qui assure le suivi en vol, des charges de processeur de commande. Par exemple, les cas suivants peuvent se produire

    1. CPU même problème une charge de X
    2. Que la charge était dans le programme de commande après un magasin pour Y, mais l'adresse de Y n'est pas encore résolue, de sorte que le magasin n'a pas lieu.
    3. Y est résolu et il s'avère être égal à X. Au moment que le magasin Y est résolu, que le magasin de recherches de la charge de la file d'attente à des fins de spéculation charges qui ont émis, mais qui sont présents après le magasin de Y dans le programme de commande. Il remarque la charge de X (qui est égal à Y) et ont pour écraser ces instructions de départ avec la charge X et suivantes.

    Un tampon de stockage est une spéculation de la structure qui existe dans le CPU, tout comme la charge de la file d'attente et permet au CPU de spéculer sur les magasins. Une combinaison d'écriture de la mémoire tampon est une partie de la mémoire système et est essentiellement un tas de petites écrit (pensez à 8 octets écrit) et les regroupe en une seule transaction plus importante (64 octets de ligne de cache) avant de les envoyer à la mémoire système. Ces écritures ne sont pas spéculatives et font partie du protocole de cohérence. L'objectif est d'économiser la bande passante du bus. En général, une combinaison d'écriture de la mémoire tampon est utilisée pour la non mise en cache des écritures pour les périphériques d'e/S (souvent pour les cartes graphiques). Il est typique dans les périphériques d'e/S à faire un tas de programmation de l'appareil enregistre en faisant des 8 octets écrit et de la combinaison d'écriture de la mémoire tampon permet à ceux qui ont écrit afin de les combiner dans des transactions plus importantes lors de leur expédition à l'extérieur de la cache.

    • Je viens de remarquer la question, et y répondre - zut, j'ai inventé Intel combinaison d'écriture et de charger des tampons, ou au moins mon nom est sur un grand nombre de brevets, mais la réponse ci-dessus est parfaitement bien.
    • Stocker des tampons = pas toujours spéculatif, pas toujours à l'intérieur de l'UC. Il y a peut-être stocker des tampons à l'extérieur de la CPU, par exemple entre l'écriture par le biais de la L1 et de la L2.
    • Charge tampons (1) maintenez charge après charge-les adresses ont été calculés, mais jusqu'à ce que la charge est vraiment prêt à exécuter; ou, après que vous avez essayé d'exécuter une charge, mais a jugé qu'il y avait un problème, comme un cache miss ou une version antérieure de magasin à la même adresse, qui n'est pas encore prêt pour les données. (2) peut être utilisé pour vérifier que les cas de charges sont correctement l'hypothèse, comme Martin décrit.
    • Il existe d'autres structures de données - disant plein de tampons de chez Intel, MSHRs (Miss Statut de la Manipulation de Registres) ailleurs - que de suivre le cache à la ligne de granularité. Lorsqu'un cache miss est terminé, généralement une charge est directement réveillé, et les autres sont réveillés de la charge de la mémoire tampon
    • Beaucoup de frites (bien que pas Intel phare de processeurs) ont combiné la LSQ (charge de stocker les files d'attente)
    • Je préfère le terme de "snoop file d'attente" ou "sonde de la file d'attente" à McKinney est "l'invalidation de la file d'attente", parce que la dernière se rapporte à un seul type particulier, mais le plus commun. E. g. il ne s'applique pas à mettre à jour les protocoles. De toute façon, Nathan est en droit, dans ce invalidations ou fouineurs ou des sondes plus important de refléter les magasins de fait par d'autres processeurs dans le système, que votre processeur a besoin de voir.
    • La combinaison d'écriture buifferrs sont utilisés pour combiner de multiples petites écrit en plus écrit. Intel WC tampons sont très similaires à remplir tampons, sont de ligne de cache de taille moyenne, etc. Ils servent de zones tampons, car ils peuvent être remplis de l'ordre, au moins pour les WC, type de mémoire. (Ils peuvent être remplis strictement dans l'ordre pour d'autres types de mémoire.)

    InformationsquelleAutor Nathan Binkert